Разработка и описание общего алгоритма функционирования устройства

3. Разработка и описание общего алгоритма функционирования устройства

Общий алгоритм функционирования фильтра строится на основе выводов и определений, сделанных при анализе задачи, и включает в себя все функции устройства, реализуемые аппаратно и реализуемые программно. Он содержит также все сигналы и сообщения, необходимые для взаимосвязи аппаратно-реализуемых и программно-реализуемых операций (сигналы и сообщения, которые обеспечивают взаимодействие аппаратной части фильтра и программы).

Общий алгоритм функционирования фильтра приведен на рис.2

При подаче питания , схема сброса формирует импульсы сброса , который обнуляет счетчик команд МП и инициирует формирование импульса сброса RESET для установки МП - системы в исходное состояние. Запускается программа инициализации МП – системы, которая должна начинаться с нулевого адреса. При инициализации:

q  в указатель стека SP записывается начальный адрес , с которого начинается стек;

q  порт PA (РФ55) настраивается на ввод данных ; в регистр направления передачи записывается управляющее слово;

q  таймер настраивается на период переполнения , равным  в режиме 3;

q  порт PA (РУ55) настраивается на ввод ;

q  пуск таймера;

q  настройка режима прерывания.

Программа инициализации завершается остановом МП. Из состояния останова МП выводится сигналом INTRA , поступающим на вход RST 7.5 МП. Последующие операции выполняются под управлением рабочей программы фильтра. Выполнение рабочей программы - это реакция на прерывание, поэтому после обслуживания прерываний по команде возврата из подпрограммы МП возвращается в состояние останова.

Рис. 2. Общий алгоритм функционирования фильтра

 

4. Обоснование аппаратной части устройства

Основой аппаратной части устройства является многопроцессорный набор К1821 , в состав которого входят три микросхемы:

q  К1821ВМ85 – микропроцессор;

q  КР1821РФ55 – ПЗУ с двумя портами ввода/вывода , работающими в режиме простого обмена;

q  КР1821РУ55 – ОЗУ, таймер и два направленных порта ввода/вывода. Выходной сигнал должен иметь аналоговый вид, для преобразования цифрового кода в аналоговый сигнал , используя ЦАП типа К572ПА1.

Микросхема ЦАП К572ПА1 преобразует 10 – разрядный входной параллельный двоичный код в ток на аналоговом выходе, пропорциональный значениям кода и опорного напряжения.

Для преобразования кода в ток используют внешний источник опорного напряжения и матрица резисторов R – 2R.

В устройство РФ55 входит ПЗУ емкостью 2К х 8 бит и два 8-разрядных порта ввода – вывода. Каждая линия обоих портов может программироваться индивидуально и определяться как входная или выходная. Порты могут работать только в режиме простого обмена без каких-либо сопровождающих сигналов, причем выводимый байт запоминается в буферном регистре порта, а вводимый – не запоминается.

В устройство РУ55 входит статическое ОЗУ емкостью 258 х 8 бит, два 8-разрядных (А и В) и один 6-разрядный (С) порты ввода-вывода и 14-разрядный программируемый счетчик/таймер. Все разряды портов А и В используются для ввода-вывода параллельно, т.е. невозможна установка направления передачи индивидуально для каждого разряда. Порты А и В содержат буферные регистры для запоминания пересылаемого байта данных.

Для преобразования выходного тока в выходное напряжение, пропорциональное значению входного кода, требуются внешние операционные усилители (ОУ) с цепью отрицательной обратной связи.

5. Разработка и отладка программы на языке команд микропроцессора

Рабочая программа разработана на основе спроектированного алгоритма функционирования устройства и результатов анализа и формализации задачи. Программа привязана к минимальной конфигурации аппаратной части фильтра.

Распределение памяти ПЗУ:

0000h….003Bh – программа инициализации;

003Ch….07FFh – программа реакции на прерывание RST 6.5.

Распределение памяти ОЗУ:

5000h, 5001h, 5002h – хранение отсчетов x_n, x _{n – 1}, x _{n – 2};

5003h, 5004h, 5005h – хранение отсчетов y_n, y _{n – 1}, y _{n – 2};

5006h, 5007h, 5008h, 5009h – хранение произведений p _1n, p _2n, p _3n, p _4n;

50FFh – начальный адрес стека.

;Программа "Фазовый корректор"

;Автор: студент гр.114 Тришин Сергей Викторович

;Дата: 10 апреля 2004 г.

;Разностное уравнение: y_n= 0,988 x_n – 1,6 x_{n – 1} + x_{n – 2} + 1,6 y_{n – 1} –0,988 y_{n – 2};

;Определение символических имен

;Инициализация по сигналу "Сброс"

Листинг программного модуля вычисления выходного отсчета

С целью проверки на переполнение осуществлен ручной и машинный просчет программы. В качестве исходного случая взят случай, когда все отсчеты имеют максимальное значение.

X_n= 1₍₁₀₎= 0,1111111₍₂₎ = 7F₍₁₆₎;

X_n-1 = –1₍₁₀₎= 1,0000000₍₂₎ = 80₍₁₆₎;

X_n-2 = 1₍₁₀₎= 0,1111111₍₂₎ = 7F₍₁₆₎;

Y_n-1 = 1₍₁₀₎= 0,1111111₍₂₎ = 7F₍₁₆₎;

Y_n-2 = –1₍₁₀₎= 1,0000000₍₂₎ = 80₍₁₆₎;

k_М = 0,1619₍₁₀₎ » 0,0010100₍₂₎ = 0,15625;

x_n=X_nk_М=0,9921875*0,15625= 0,155029296₍₁₀₎»0,0010011₍₂₎ = 13₍₁₆₎;

x_n-1=X_n-1k_М=–1*0,15625=–0,15625 ₍₁₀₎»1,1101100₍₂₎= EC₍₁₆₎;

x_n-2=X_n-2k_М=0,9921875*0,15625= 0,155029296₍₁₀₎»0,0010011₍₂₎ = 13₍₁₆₎;

y_n-1=Y_n-1k_М=0,9921875*0,15625= 0,155029296₍₁₀₎»0,0010011₍₂₎ = 13₍₁₆₎;

y_n-2=Y_n-2k_М=–1*0,15625=–0,15625 ₍₁₀₎»1,1101100₍₂₎= EC₍₁₆₎;

Разностное уравнение имеет вид: y_n= p_n1 + p_n2+ x_n-2 + p_n3+ p_{n4 ,} где с учётом погрешности

p_n1=0,984375*x_n, p_n2=1,59765625*x_n-1,

p_n3=1,59765625*y_n-1, p_n4=0,984375*y_n-2.

p_n1=0, 984375*0,1484375=0,146118164 ₍₁₀₎ » 0,0010010₍₂₎ = 12₍₁₆₎;

p_n2=ï p_n2ï=ï1,59765625*(–0,15625) ï=ï–0,24963379₍₁₀₎ ï » 0,0011111₍₂₎ = 1F₍₁₆₎;

p_n3=1,59765625*0,1484375=0,237152099₍₁₀₎ » 0,0011110₍₂₎ = 1E₍₁₆₎;

p_n4=ï p_n4ï=ï0, 984375*(–0,15625) ï=ï–0,153808593₍₁₀₎ ï » 0,0010011₍₂₎ = 13₍₁₆₎;

y_n=12 ₍₁₆₎+ 1F ₍₁₆₎+ 1E ₍₁₆₎+ 13 ₍₁₆₎=62₍₁₆₎.

Таким образом при ручном просчёте переполнения не произошло.

Машинный просчёт программного модуля вычисления выходного отсчета представлен на рисунке :

Результат машинного просчёта совпадает с результатом ручного просчёта. Таким образом в процессе выполнения программы переполнения не происходит.

6. Составление и описание электрической принципиальной схемы устройства

Электрическая принципиальная схема цифрового фазового корректора содержит следующие микросхемы:

DD1 – МП К1821ВМ85

DD2 – ПЗУ КР1821РФ55

DD3 – ОЗУ КР1821РУ55

DA1 – ЦАП К572ПА1

DA2 – ОУ К154УД3

DA3 – ОУ К154УД3

Опишем назначение выводов микросхем.

К1821ВМ85 :

1 – вход линии подключения кварцевого генератора ;

2 – выход линии подключения кварцевого генератора ;

3 – выход сброса системы ;

4 – выход линии последовательной передачи данных ;

5 – вход линии последовательной передачи данных ;

6 – вход немаскируемого прерывания с фиксированным вектором типа RST n (n = 4.5) высшего приоритета ;

7 – 9 – входы запроса маскируемогопрерывания с фиксированным вектором типа RST n (n = 5.5 , 6.5 , 7.5) ;

10 – вход запроса векторного маскируемого прерывания ;

11 – выход подтверждения прерывания ;

12 – 19 – мультиплексная шина адреса / данных ;

20 – общий ;

21 – 28 – выходы адресной шины ;

29 , 33 , 34 – выходы типа машинного цикла ;

30 – выход разрешения фиксации адреса: сигнал появляется в течение такта каждого машинного цикла и разрешает запись адреса во внешний регистр адреса ;

31 – выход управления записью ;

32 – выход управления чтением ;

35 – вход готовности пересылать или получать информацию ;

36 – вход приёма сигнала сброса МП в начальное положение ;

37 – выход импульсов синхронизации ;

38 – выход подтверждения захвата шин адреса и данных ;

39 – вход запроса захвата адресной шины и шины данных внешним модулем ;

40 – питание (5В) .

КР1821РФ55 :

1 , 2 – вход выбора кристалла ;

3 – вход синхронизации ;

4 – вход сброса ( все линии обоих портов настраиваются на ввод ) ;

6 – выход запроса состсяния ожидания МП ;

7 – вход выбора портов или памяти ;

8 – вход управления чтением из портов (А или В) ;

9 - вход управления чтением из ПЗУ ;

10 – вход управления записью в портоы (А или В) ;

11 - вход разрешения фиксации адреса, поступающего по шине AD0 – AD7(выводы 12 – 19) во внутренний регистр адреса.

12 – 19 – мультиплексная шина адреса / данных ;

20 – общий ;

21 – 23 – вход адреса (три старших разряда) ;

24 – 31 - двунаправленная шина данных порта А ;

32 – 39 - двунаправленная шина данных порта В ;

40 – питание (5В) .

КР1821РУ55 :

1 , 2 , 5 , 37 – 39 – двунаправленная шина данных порта С ;

6 – выход счётчика таймера ;

7 – вход выбора порта или памяти ;

8 – вход выбора кристалла ;

9 – вход управления чтением данных из БИС ;

10 – вход управления чтением данных из БИС ;

11 – вход разрешения фиксации адреса, поступающего по шине AD0 – AD7(выводы 12 – 19) во внутренний регистр адреса.

12 – 19 – мультиплексная шина адреса / данных ;

20 – общий ;

21 – 28 – двунаправленная шина данных порта А ;

29 – 36 – двунаправленная шина данных порта В ;

40 – питание (5В) .

К572ПА1 :

1 – аналоговый выход 1;

2 – аналоговый выход 2;

3 – общий вывод;

4-13 – цифровые входы (4 – старший разряд, 13 – младший разряд);

14 – напряжение источника питания;

15 – опорное напряжение;

16 – вывод резистора обратной связи.

К микропроцессору подключается кварцевый резонатор для обеспечения работы внутреннего генератора тактовых импульсов CLK.

Схема формирования импульса сброса на микропроцессоре состоит из RC – цепи и диода KD522, так же возможно принудительное формирование импульса сброса при замыкании переключателя.

Передача сигналов микросхем DD1, DD2, DD3 осуществляется по мультиплексированной шине адреса/данных (AD0 – AD7). Микросхема K1821РУ55 соединена с ЦАП портом PВ (PВ0 – PВ7).

Для синхронизации передачи данных микросхемы DD1, DD2, DD3 соединены по тактовым входам CLK.