Магистраль локального расширения iLBX

4.6 Магистраль локального расширения iLBX

Магистраль iLBX предназначена для непосредственных скоростных передач данных

между ведущими и ведомыми и обеспечивает: 1) максимум два ведущих на магистрали,

что упрощает процедуру арбитража; 2) асинхронный по отношению к передаче данных

арбитраж магистрали; 3) минимум два и максимум пять устройств, связанных с

магистралью; 4) ведомые устройства, определяемые как ресурсы памяти с байтовой

адресацией, и 5) ведомые устройства, функции которых непосредственно

контролируются сигналами линий магистрали iLBX.

Увеличение локальных (на плате) ресурсов памяти высокопроизводительного

процессора улучшает характеристики всей системы. Что касается других специальных

функций, то наличие на процессорной плате памяти повышает производительность,

поскольку процессор может адресовать непосредственно, не ожидая результатов

арбитража магистрали. С другой стороны, в силу пространственных ограничений на

процессорной плате удается разместить память лишь небольшого обьема. Магистраль

iLBX позволяет снизить эти пространственные ограничения. При использовании

магистрали iLBX нет необходимости в размещении дополнительной памяти на

процессорной плате. Вся память (обьемом до нескольких десятков Мбайт),

адресуемая процессором, доступна через магистраль iLBX и представляется

процессору размещенной на процессорной плате. Наличие в системе памяти двух

портов одного для обмена с магистралью iLBX, а другого для обмена с магистралью

MULTIBUS I - делает доступной эту память другим компонентам системы. К

магистрали iLBX можно подключить до пяти устройств. В число устройств должны

входить первичный ведущий и один ведомый. Остальные три устройства не являются

обязательными. Первичный ведущий управляет магистралью iLBX и организует доступ

вторичного ведущего к ресурсам ведомой памяти. Вторичный ведущий, если он есть,

предоставляет дополнительные возможности доступа к ведомым ресурсам по

магистрали iLBX.

4.7 MULTIBUS II

Архитектура системы MULTIBUS II является процесорно-независимой. Она отличается

наличием 32-разрядной параллельной системной магистралью с максимальной

скоростью передачи 40 Мбайт/с, недорогой последовательной системной магистрали и

быстродействующей локальной магистрали для доступа к отдельным платам памяти.

MULTIBUS II включает пять магистралей Intel: 1) локального расширения (iLBX II),

2) многоканального доступа к памяти, 3) параллельную системную (iPSB), 4)

последовательную системную (iSSB) и 5) параллельную расширения ввода-вывода

(iSBX).

Структура с несколькими магистралями имеет преимущества перед одномагистральной

системой. В частности каждая магистраль оптимизирована для выполнения

определенных функций, а операции на них выполняются параллельно. Кроме того,

магистрали, не используемые в конкретной системе, могут быть исключены из ее

архитектуры, что избавляет от неоправданных затрат. Три магистрали из

перечисленных кратко описаны ниже.

4.7.1 Параллельная системная магистраль iPSB.

Параллельная системная магистраль iPSB используется для межпроцессорных

пересылок данных и взаимосвязи процессоров. Магистраль поддерживает пакетную

передачу с максимальной постоянной скоростью 40 Мбайт/с.

Связной магистрали представляет собой плату, объединяющую функциональную

подсистему. Каждый связной магистрали должен иметь средства передачи данных

между МП 80386, его регистрами межсоединений и магистралью iPSB. Магистраль iPSB

представляет каждому связному магистрали четыре пространства адресов: 1)

обычного ввода-вывода, 2) обычной памяти 3) пространство памяти объемом до 255

адресов для передачи сообщений и 4) пространство межсоединений. Последнее

обеспечивает графическую адресацию, при которой идентификация связного

магистрали (платы) осуществляется по номеру позиции, на которой установлена

плата. Поскольку МП 80386 имеет доступ только к пространствам памяти или

ввода-вывода, пространства сообщений и межсоединений следует отображать на

первые два пространства.

Операции на магистрали iPSB осуществляются посредством трех циклов магистрали.

Цикл арбитража определяет следующего владельца магистрали. Этот цикл состоит из

двух фаз: фазы принятия решения, на которой определяется приоритет для

управления магистралью, и фазы захвата, когда связной с наивысшим приоритетом

начинает цикл пересылки.

Второй цикл магистрали iPSB - цикл пересылки, реализует пересылку данных между

владельцем и другим связным. Третий цикл iPSB - цикл исключения, указывает на

возбуждение исключения в течении цикла пересылки.

Похожие работы

Развитие архитектуры материнских плат для PC

Скачать

31727

1

2

... современные микропроцессоры используют напряжение питания 3,3-4В, а на плату подается 5В, на системных платах монтируют преобразователи напряжение. Микропроцессоры Архитектура материнской платы напрямую зависит от внешней архитектуры микропроцессора. В 1976 году фирма Intel начала усиленно работать над микропроцессором 8086. Размер его регистров по сравнению с 8080 был увеличен в два раза, что ...