Разработка функциональной схемы системы взаимодействия с периферийными устройствами

4. Разработка функциональной схемы системы взаимодействия с периферийными устройствами.

Функциональная схема системы криптозащиты в стандарте DES приведена на рисунке 4.1.

Система работает в режиме открытой и в режиме закрытой передачи.

Входной сигнал через электронный трансформатор (ЭТ) поступает на аналогово-цифровой преобразователь. Электронный трансформатор служит для согласования входного сигнала с АЦП по сопротивлению. В аналогово-цифровом преобразователе сигнал оцифровывается и поступает в порт Р2. Программа отправляет очередной отчет в буфер хранения данных подлежащих шифрованию, а из буфера хранения зашифрованных данных, также очередной отчет – в последовательный порт.

В закрытом режиме после приема восьми отчетов происходит шифрование, после чего зашифрованные данные поступают в соответствующий буфер .

В открытом режиме после приема 8-ми отчетов (64 бит) они направляются в буфер хранения зашифрованных данных без шифрования. Аналогичный процесс происходит при передаче сигнала в обратном направлении.

Процессор постоянно анализирует активность приема в последовательный порт, и, если в него не поступает в течении некоторого времени сигнал заданного формата, то зажигается светодиод ''потеря входного сигнала'', а в последовательный порт передает вместо сигнала нули.

При переходе в закрытый режим процессор вводит установленный DIP- переключателями ключ, и, если прием в последовательный порт не происходит, мигает светодиод ''потеря входного сигнала''.

Функцион. Схема.

5. Разработка электрической схемы системы взаимодействия с периферийными устройствами.

Выбор элементной базы.

Микропроцессор DS87C520.

В устройстве криптозащиты информации в стандарте DES будем использовать однокристальную микро ЭВМ семейства МК51(MCS51) – DS87C520 фирмы Dallas Semiconductor, имеющая следующие характеристики:

Объем резидентной памяти программ, Кбайт	16
Тип резидентной памяти программ	ПЗУ
Объем резидентной памяти данных, байт	256
Максимальная частота следования тактовых сигналов, МГц	55
Напряжение питания, В	5
Ток потребления, мА	8
Объем внешней адресуемой памяти программ, Кбайт	64
Объем внешней адресуемой памяти данных, Кбайт	64

Структурная организация ОМЭВМ MCS51 показана на рис. 5.0

OSC

(ГЕН)

ROM

(ПЗУ ПП)

RAM

(ОЗУ ПД)

Т/С

(таймеры счетчики)

CPU

(ЦПУ)

64K BYTE

BUS EXP

(РШ)

PROGR.I\0

(ППП)

SPORT

(последовательный порт)

прерывания

Р0…Р3

Вх. Вых.

Х1 Х2

Вх.1 Вх.2

внутр

внеш.

Рис.5.0. Структурная схема ОМЭВМ MCS51.

В состав структурной схемы входят следующие функциональные узлы:

ЦПУ- центральное процессорное устройство;

ПЗУ ПП- постоянное запоминающее устройство памяти программы;

ОЗУ ПД- оперативное запоминающее устройство памяти данных;

ГЕН- задающий генератор;

ППП- программируемые параллельные порты;

Посл.П- последовательный порт'

Т/С- таймеры/счетчики;

РШ- расширитель шины для работы с внешними ЗУ емкостью до 64 Кбайт.

Все узлы связаны между собой общей восьмиразрядной шиной, по которой осуществляется обмен информацией между ЦПУ и остальными устройствами.

ЦПУ представляет собой совокупность операционного ОУ и управляющего УУ устройств, выполняющих программу, записанную в ПЗУ ПП, емкость которого составляет 16 Кбайт. ЦПУ обеспечивает выполнение следующих групп операций:

Арифметические операции (сложение, сложение с учетом переноса, вычитание с учетом заема, беззнаковое умножение и деление, инкремент и декремент, десятичная коррекция).

Логические операции (И, ИЛИ, Исключающее ИЛИ, инверсия);

сдвиговые операции;

операции пересылки;

битовые операции;

операции передачи управления.

Промежуточные результаты вычислений сохраняются в ОЗУ ПД емкостью 256 байт.

Скорость работы ЦПУ задается генератором, вырабатывающим необходимые для работы временные последовательности. Тактовая частота задается либо кварцевым резонатором, включенным между выводами Х1 и Х2, либо внешним задающим генератором, подключаемым ко входу Х1. В целях обеспечения последовательного доступа к ресурсам процессора при использовании одной шины генератор формирует машинный цикл процессора из четырех тактов резонатора (задающего генератора).

Ввод в процессор информации, подлежащей обработке, может быть осуществлен либо в параллельной байтовой (ввод восьми разрядов одной командой), либо в последовательной (по одному биту) формах, так же как и вывод результатов обработки из процессора.

Параллельный обмен информации возможен через один из четырех поддерживаемых ОМЭВМ ППП.

Последовательный обмен информацией в принципе может быть организован через любой из разрядов ППП, однако для облегчения процесса последовательного обмена и экономии вычислительных ресурсов, необходимых для его реализации, ОМЭВМ оснащена встроенным программируемым последовательным портом, позволяющим практически без затрат вычислительных ресурсов организовать последовательный обмен по нескольким видам протоколов.

Помимо рассмотренных узлов, в состав однокристальной микро ЭВМ включены два шестнадцати разрядных таймера/счетчика, которые могут функционировать либо в режиме таймера, либо в режиме счетчика внешних событий.

Режим таймера используется, главным образом, тогда, когда необходимо организовать циклические процессы с жестко фиксированным и независимым от времени выполнения программы периодом цикла, например, при обработке речевых сигналов, когда необходимо обеспечить требуемый (по теореме Котельникова) интервал дискретизации.

Расширитель шины РШ используется для работы с внешним ЗУ- памяти программ или памяти данных. Как правило внешнее ЗУ используется тогда, когда для размещения программы или данных при решении какой-то задачи внутренних ресурсов ОМЭВМ оказывается недостаточно, режим работы с внешним ЗУ не является типичным для ОМЭВМ.

Система прерываний ОМЭВМ DS87C520 поддерживает прерывания от пяти источников:

INT0- внешнее прерывание по состоянию/ изменению состояния логического сигнала на входе INT0 (вывод 12).

INT1-внешнее прерывание по состоянию/изменению состояния логического сигнала на входе INT1 (вывод 13).

T/C0- внутреннее прерывание по переполнению таймера/счетчика Т/С0.

T/C1- внутреннее прерывание по переполнению таймера/счетчика Т/С0.

S- внутреннее прерывание от последовательного порта.

Прерывания в общем виде являются средством заставить процессор прекратить выполнение текущей программы и перейти к выполнению другой программы (подпрограммы), являющейся частью общего для решаемой задачи прикладного программного обеспечения, и ассоциированной с данным прерыванием.

Каждым источником может быть сформирован запрос на прерывание, устанавливающий соответствующий флаг, обслуживание запросов может быть разрешено или запрещено.

Любому из источников прерываний может быть установлен высокий или низкий приоритет установкой/ сбросом соответствующих бит в регистре IP; при этом подпрограммы прерываний более высокого приоритета могут прерывать подпрограммы более низкого.

В системе криптозащиты, в качестве электронного трансформатора, применим операционный усилитель К140УД20А.

Операционный усилитель- это транзисторный многокаскадный усилитель постоянного тока, выполненного в виде ИМС, что обуславливает его схемотехнические особенности. Структурная схема операционного усилителя, рис.5.1, содержит дифференциальный входной каскад, каскады усиления и выходной каскад, обеспечивающий заданную мощность сигнала в нагрузке.

Входной

каскад

Промежуточные каскады

Выходной

каскад

+

+

U1

U2

U3

-

U_

Рис.5.1. Структурная схема операционного усилителя.

Дифференциальный входной каскад представляет собой мостовую схему с двумя входами, причем на его выход сигнал с одного входа (прямого) подается без изменений фазы, а с другого входа (инверсного)- в противофазе. Стабильность рабочей точки входного каскада обеспечивается за счет глубокой отрицательной обратной связи, создаваемой в эмиттерной цепи, поэтому входное сопротивление входов операционного усилителя- очень высокое.

Основное усиление К=U2/U3 вносят промежуточные каскады.

Выходной каскад операционного усилителя- бестрансформаторный, выполненный на паре комплиментарных (с дополняющими друг друга характеристиками) транзисторов, образующих относительно разнополярных источников питания мост.

Двухполярное электропитание обеспечивает равенство потенциалов обеих входов и выхода потенциалу корпуса, поэтому операционный усилитель обычно не нуждается в цепях разделения по постоянному току.

Операционные усилители всегда охватывают глубокой параллельной по выходу отрицательной обратной связью, соединяя выход с инверсным входом. Благодаря этому резко улучшаются их стабильность, частотные и другие характеристики, снижается до десятков ом выходное сопротивление. На практике входное сопротивление операционного усилителя можно считать бесконечным, а выходное- нулевым.

Схема операционного усилителя, не инвертирующего сигнал, приведена на рис.5.2

U1

U2

U_

R2

R1

Рис 5.2. Схема не инвертирующего операционного усилителя.

В цепи обратной связи включен делитель напряжения с коэффициентом передачи:

Тогда выражение для коэффициента усиления не инвертирующего операционного усилителя:

Коэффициент усиления, в нашем случае, равен двум, тогда R1=R2=10 кОм

Для инвертирующего операционного усилителя (Рис.5.3) коэффициент усиления:

При коэффициенте усиления равном единице R1=R2=10 кОм.

R2

R1

U2

R1

U1

Рис 5.3. Схема инвертирующего операционного усилителя.

К ОУ

R1

Rx

Вход

R2

К ОУ

Рис.5.4. Согласующее устройство.

На входе операционного усилителя, для обеспечения требуемого затухания отражения и асимметрии рассчитаем делитель (рис.5.4) на резисторах R1,R2,Rx.

Затухание отражения:

Требуемая Аотр.тр.=26дб, тогда R1=R2=301 Ом.

Защищенность асимметрии:

Требуемая Аасим=52дб, тогда при допуске резисторов 5% Rx=10 кОм.

В качестве аналогово-цифрового преобразователя возьмем ИМС фирмы ANALOG DEVICES AD7574. Структурная схема АЦП AD7574 приведена на рис.5.5.

ФНЧ

АМПЛИТУДНО- ИМПУЛЬСНЫЙ МОДУЛЯТОР

КОДЕР

D

f(t)

fд

Рис.5.5.Структурная схема АЦП AD7574

Аналогово-цифровой преобразователь предназначен для преобразования аналогового сигнала в цифровой. Состоит из фильтра низкой частоты (ФНЧ), который предназначен для ограничения полосы частот передаваемого телефонного сигнала, амплитудно- импульсного модулятора и кодера, преобразующего АИМ сигнал в восьмиразрядный цифровой сигнал, который поступает в порт Р2 микроконтроллера.

Для хранения комбинаций ключей используем ИМС NM256Q. Она представляет собой постоянное запоминающее устройство на 2^15=32Кбайта. К старшим шести разрядам подключим DIP-переключатели для выбора ключей, которые сами собой являются индикаторами. Количество ключей будет равно:

Так как для обращения к внешнему ПЗУ и считывания с него данных мы используем одну шину, то для запоминания адреса ячейки используем регистр КР1533ИР33.

Ввод ключа в процессор происходит следующим образом:

При обращении к внешней памяти на Р0 появляется адрес ячейки по которому в ПЗУ хранится комбинация ключа, после установки сигнала ALE этот адрес запоминается регистром и появляется на адресной шине (младший байт) микросхемы памяти. После появления сигнала RD с порта Р0 считываются данные из данного адреса.

Для увеличения мощности сигнала на выходе и входе системы используем ИМС К555ЛН2.

Электрическая принципиальная схема приведена на рис.5.6.

Эл.схема.